Giảm 99% Lỗi In Vi Mạch Bán Dẫn: Bước Đột Phá Từ Trung Quốc Là Gì?

adminTác giả MYPCNgày đăng: 22/11/2025

Giảm 99% Lỗi In Vi Mạch Bán Dẫn: Bước Đột Phá Từ Trung Quốc Là Gì? Ngành sản xuất chip toàn cầu đang bước vào kỷ nguyên cạnh tranh khốc liệt, nơi từng phần trăm tỷ lệ thành...

Rate this post

Giảm 99% Lỗi In Vi Mạch Bán Dẫn: Bước Đột Phá Từ Trung Quốc Là Gì?

Ngành sản xuất chip toàn cầu đang bước vào kỷ nguyên cạnh tranh khốc liệt, nơi từng phần trăm tỷ lệ thành phẩm (yield) đều có thể tạo ra sự khác biệt hàng tỷ đô la. Mới đây, một nhóm nghiên cứu từ Đại học Bắc Kinh và Thanh Hoa (Tsinghua University) đã công bố một phương pháp có khả năng giảm hơn 99% lỗi trong quá trình in vi mạch bán dẫn, nhờ phân tích cấu trúc vi mô của lớp photoresist bằng công nghệ cryo-electron tomography (cryo-ET).

Nội dung chính của bài viết

Phát hiện này ngay lập tức thu hút sự quan tâm lớn từ giới công nghệ, đặc biệt vì nó mở ra khả năng tăng mạnh sản lượng chip sản xuất trên tiến trình lớn như 14nm, 28nm – vốn vẫn chiếm phần lớn thị trường CPU phổ thông, thiết bị IoT, ô tô và các bộ xử lý tầm trung.

Ở bài viết này, MyPC sẽ phân tích chi tiết:

Công nghệ giảm 99% lỗi in vi mạch hoạt động thế nào?
Vì sao chỉ phù hợp với tiến trình 14nm – 28nm, không dùng được cho 3nm – 5nm?
Tác động ra sao đối với ngành bán dẫn và thị trường CPU phổ thông?
Và cuối cùng: điều này có ý nghĩa gì với thị trường linh kiện, người dùng PC Việt Nam?

Hiểu Đúng Về Photoresist – “Mực In Vi Mạch” Quyết Định Thành Bại

Để hiểu phương pháp mới, bạn cần nắm rõ bản chất của photoresist.

Photoresist là gì?

Đây là lớp vật liệu nhạy sáng được phủ lên tấm silicon wafer. Khi chiếu tia UV/EUV, photoresist sẽ biến đổi cấu trúc, tạo ra các họa tiết mạch điện (patterns). Sau đó, lớp photoresist không cần thiết sẽ được rửa bằng dung dịch, chỉ giữ lại phần đã định hình.

Vấn đề lớn của photoresist: vón cục – kết mạng – bám ngược lại wafer

Trong thực tế, photoresist không luôn tan đều trong dung dịch rửa.
Dưới kính hiển vi, nó có thể quấn rối thành những “cục polymer” kích thước 30–40 nm, bám ngược lên wafer, gây lỗi đường mạch:

lỗi bridging (nối ngắn không mong muốn),
lỗi residue (cặn thừa),
lỗi pattern collapse.

Các lỗi này làm giảm mạnh tỷ lệ thành phẩm – đặc biệt với các wafer lớn 300 mm.’

Bước Đột Phá: Dùng Cryo-ET Để “Đóng Băng” Photoresist Khi Đang Tan

Cryo-ET là gì?

Cryo-electron tomography (cryo-ET) là công nghệ thường dùng trong sinh học phân tử để tạo ảnh 3D siêu phân giải của virus, protein, tế bào… bằng cách đông lạnh mẫu ở 77K và chụp bằng kính hiển vi điện tử.

Vì sao cryo-ET quan trọng đối với in vi mạch?

Trong suốt 30 năm, ngành lithography gặp khó khi nghiên cứu photoresist “trong dung dịch”, vì:

quá trình rửa diễn ra nhanh,
polymer chuyển động liên tục,
không thể quan sát bằng kính hiển vi thông thường.

Cryo-ET giúp:

đông cứng toàn bộ trạng thái photoresist ngay trong dung dịch,
chụp ảnh cấu trúc 3D dưới 5 nm,
theo dõi chính xác quá trình polymer phân bố, tụ lại tại giao diện khí–lỏng.

Phát hiện mang tính giải mã bí ẩn ngành lithography

Nhóm nghiên cứu phát hiện:

80% phân tử photoresist tích tụ ngay sát bề mặt giao diện khí–lỏng,
đây chính là nguyên nhân tạo ra những “cục vón” gây lỗi,
các phân tử polymer quấn rối gần giao diện; càng rửa lâu, càng dễ kết mạng.

Đây là lần đầu tiên cơ thế lỗi được nhìn thấy trực tiếp, thay vì chỉ mô phỏng.

Giải Pháp Kỹ Thuật Giảm Lỗi Hơn 99%

Sau khi phát hiện cơ chế gây lỗi, nhóm đã thử nghiệm hai phương pháp:

1. Điều chỉnh nhiệt độ Post-Exposure Bake (PEB) lên 105°C

PEB là bước “nướng mạch” sau khi chiếu sáng.
Ở nhiệt độ cao hơn, polymer bớt quấn rối, hạn chế kết mạng.

Kết quả: lượng polymer tụ lại giảm mạnh → cặn sau rửa gần như biến mất.

2. Tạo lớp dung dịch rửa (developer) liên tục

Bằng cách giữ lớp dung dịch phủ kín wafer trong suốt quá trình rửa, polymer không thể bám ngược lại.

Hiệu quả thực nghiệm

Khi áp dụng lên wafer 300 mm (12 inch):

lỗi giảm hơn 99%,
độ sạch của pattern được cải thiện rõ rệt,
năng suất có thể tăng rất mạnh nếu áp dụng quy mô công nghiệp.

Đây là một trong những cải tiến về photoresist quan trọng nhất 10 năm trở lại đây.

Vì Sao Công Nghệ Này Không Dùng Được Cho Chip 3nm – 5nm?

Dù ấn tượng, nhưng công nghệ này không dành cho tiến trình tiên tiến. Nguyên nhân:

1. Các tiến trình 3nm – 5nm chủ yếu dùng EUV Lithography

EUV (Extreme Ultraviolet – 13.5 nm) khác hoàn toàn DUV (193 nm):

Tiến trình	Công nghệ lithography	Yêu cầu photoresist
14nm – 28nm	DUV (ArF Immersion)	Photoresist khá dày, chịu được PEB cao
3nm – 5nm	EUV	Photoresist siêu mỏng, siêu nhạy, dễ bị degrade bởi nhiệt